扫码获取 VIP 码
添加管理员微信获取 VIP 码
在计算机组成原理的知识体系里，存储器是软考每年必考的板块。绝大多数考生对随机存取存储器、只读存储器、高速缓冲存储器这些概念耳熟能详，但一旦题目把"相联存储器"摆出来，很多人就会陷入犹豫。相联存储器之所以让人感到陌生，是因为它打破了我们对存储器"按地址存取"的固有认知，走了一条完全不同技术路线。要真正理解它，就必须先回到一个最根本的问题：传统存储器是怎么工作的，而相联存储器又为什么非要另起炉灶。
传统的主存，无论是动态随机存取存储器还是静态随机存取存储器，本质上都是按地址访问的器件。CPU要读取一个数据，必须先给出一个明确的存储单元地址，地址译码器把这个地址翻译成唯一的物理位置，然后选中对应的存储单元，把里面存放的数据读出来。这套机制的核心假设是：使用数据的一方预先知道数据放在哪个地址上。地址就是数据在存储空间里的坐标，没有坐标就无从下手。
但现实中有大量场景，调用方知道的不是地址，而是数据本身的内容特征。比如我们想知道某张转发表里是否存在某个特定的网络地址，我们手里只有这个网络地址的数值，并不知道它在表里的哪一行。按照传统做法，只能从表头开始逐行比较，比较一次换一个地址，直到命中或者遍历完毕。这种顺序查找的时间开销与表的大小成正比，在高速转发、高速缓存的场景下根本无法接受。相联存储器正是为破解这个困境而生的：它允许使用者直接用数据内容作为查询条件，硬件在一个时钟周期内并行完成所有存储单元的匹配，从而把"按内容查找"从软件算法变成了硬件原生能力。
在教材与各类考试大纲中，相联存储器的标准表述是：一种不按地址而是按存储内容进行存取的存储器，能够根据给定内容的特征（关键字段）进行检索，判断该内容是否存在于存储器中，并给出相应的存储位置信息。它有多个别名，内容寻址存储器、按内容访问存储器、关联存储器，指的都是同一个东西，英文缩写CAM。
要构成一个完整的相联存储器，除了保存数据的存储单元阵列之外，还必须具备三个关键部件。其一是比较电路，它是相联存储器的灵魂，每个存储单元都配有一组比较逻辑，能够把单元内保存的内容与外部送进来的检索关键字进行逐位比较。其二是匹配寄存器，也叫结果寄存器，每个存储单元对应一位，用来记录该单元是否命中；所有命中位组合起来，就形成了本轮检索的结果向量。其三是屏蔽寄存器，它允许使用者指定哪些位参与比较、哪些位忽略，从而在只需要匹配部分字段时屏蔽掉无关位。这三个部件配合起来，才构成了"按内容检索"的完整硬件链路。
相联存储器还有一个容易忽略却十分重要的特性，那就是它的读写与普通存储器不同。写入时，相联存储器同样需要指定存储位置，但读出时却可以完全绕开地址，直接用关键字触发。这一写入靠地址、读出靠内容的非对称设计，正是它与传统随机存储器的本质分野，也是理解后续所有考点的基础。
理解了定义，下一个问题自然是：硬件究竟是怎么做到"按内容查找"的？很多人对相联存储器的印象停留在"它很快"，但对"快"从哪里来、代价又是什么缺乏清晰认识。这一节回到电路层面，把内容寻址的运行机制拆开来看。
相联存储器之所以能在一个时钟周期内完成检索，关键在于它把"比较"这件事从串行变成了并行，而且并行的粒度下沉到了每一个存储单元。当外部送来一个检索关键字时，这个关键字会被同时送到所有存储单元的比较电路上。每一个存储单元都独立地、同时地把自己的内容与这个关键字进行逐位比较，比较结果立刻反映到该单元对应的匹配寄存器位上。由于所有单元是同时动作的，整个存储阵列的检索时间与阵列规模无关，只取决于一次比较电路的电平建立时间。
这里需要特别点明"并行"与"顺序"的本质区别。传统的顺序查找，查找时间随条目数量线性增长，条目翻一倍，最坏情况下的比较次数也翻一倍。而相联存储器的并行比较，相当于把N次比较压缩到一个时钟周期内同时完成，时间复杂度的量级从线性直接降到了常数。这种以硬件面积换取查找时间的策略，是相联存储器全部价值的根源。
比较电路的实现并不神秘。在最简单的全并行结构里，每个存储单元都带有一个按位异或或者按位同或的比较器，配合一个与门把各比特的比较结果汇聚成一个单元级的匹配信号。若要支持屏蔽功能，则需要在每一比特的比较结果后面再串入一个屏蔽控制门，屏蔽位有效时该比特的比较结果被强制拉成"匹配"，从而实现对无关字段的忽略。这样一套电路，单看一个单元并不复杂，但成千上万个单元累加起来，晶体管数量就相当可观了，这正是相联存储器价格昂贵、容量做不大的原因。
从电路层面再往深看一步，相联存储器的每个存储单元都要在原本保存一个比特的存储器件之外，额外增加一组比较与匹配逻辑。普通随机存储器里，一个动态存储单元可能只需要一个晶体管加一个电容，静态存储单元也只需六个晶体管；而相联存储器的单元里，比较器、屏蔽门、匹配驱动电路叠加起来，往往需要十几个甚至更多晶体管。存储同样多的比特，相联存储器的硅片面积和功耗都数倍于普通存储器。正是这种面积与功耗的成倍放大，决定了相联存储器只能在容量要求不高、但速度要求极高的关键位置出现，这也从物理层面解释了它为什么不能替代主存。
还有一个值得注意的工程细节，是相联存储器写入时的位置管理。由于读出完全靠内容匹配，写入时若是某个存储单元已被占用，就不能随意覆盖。因此实际的相联存储器常配合空闲位管理机制，写入前先找出一个空闲单元写入，或者在删除时把对应单元标记为无效。这种"写入靠地址或空闲位、读出靠内容"的不对称性，让相联存储器在结构上比普通存储器多了若干状态管理电路，进一步抬高了它的复杂度。理解了这一点，考生就能明白为什么教材在介绍相联存储器时，总要强调其读写方式的特殊性。
匹配寄存器是相联存储器对外输出的核心。一轮检索结束后，匹配寄存器里每一位对应一个存储单元，值为真表示该单元命中。如果只有一个单元命中，检索结果就是唯一确定的，硬件只需把这个命中单元的地址或内容取出即可。但现实检索中经常出现多个单元同时命中的情况，比如按"目标网络前缀"查找转发表时，可能有若干条前缀都能匹配上。此时就产生了所谓"多响应"问题。
处理多响应有两种典型策略。第一种是直接输出所有命中单元的信息，交给使用方进一步筛选；第二种是在存储阵列内部增加优先级编码电路，按照预先约定的优先级（比如物理位置靠前的优先，或者最长前缀优先）从多个命中者中选出一个。路由器的三元内容寻址存储器在处理最长前缀匹配时，正是借助这种内部优先级逻辑，在并行匹配的基础上再做一次快速裁决，最终给出唯一的转发出口。
多响应的存在也提示我们，相联存储器的"快"是有前提的。当检索结果需要区分多个命中者并做进一步处理时，那部分后处理的时间就不能再被"一个周期"这个说法所涵盖。考生在做题时如果遇到"相联存储器检索时间恒定"之类的表述，要能够分辨它指的是纯匹配阶段的并行特性，而不是整个取数流程都绝对恒定。
相联存储器极少以独立的大容量存储器件形式出现，它的价值恰恰体现在"小而关键"的位置上。这一节梳理它的主要形态与典型应用场景，帮助考生在题目中把"相联"这个概念和具体系统组件对应起来。
谈到相联存储器，几乎绕不开它与高速缓冲存储器三种映射方式的关系。Cache的映射方式本质上就是在回答一个问题：主存的某个块可以被放到Cache的哪些位置。如果主存的任意一个块都能映射到Cache的任意一行，这就是全相联映射，它需要把主存块标记与Cache中所有行的标记同时比较，这正是相联存储器的典型用法——Cache的标记存储部分实际上就是一个相联存储器。
如果主存的某个块只能映射到Cache唯一的固定行，那就是直接映射，此时只需要比较一次标记，不需要相联比较，硬件最简单，但冲突概率最高。介于两者之间的是组相联映射，Cache被划分成若干组，主存块先定组、再在组内任意行之间选择，组内的若干行需要并行比较标记，因此组相联映射的标记比较是"组内相联"的，硬件复杂度和冲突率都介于全相联与直接映射之间。这三者的递进关系，软考反复考查，是必须吃透的经典考点。
除了Cache标记，相联存储器在计算机系统里还有几个高频出现的位置。其一是快表，也就是地址转换后备缓冲器。分页系统中，逻辑地址到物理地址的转换原本要访问内存中的页表，速度慢，于是引入快表缓存最近使用的页表项；快表要在一个周期内判断"某个逻辑页号是否在快
本篇完！