扫码获取 VIP 码
添加管理员微信获取 VIP 码
流水线技术是计算机体系结构中极具标志性的设计思想，在系统架构设计师和软件设计师两个级别的考试中反复出现，命题角度从概念辨析到计算推导再到冒险分析均有涉及。许多考生初次接触流水线时只记住了工厂流水线的类比，但类比只能帮助建立直观感受，真正面对软考真题中的计算和案例分析时，必须回到指令执行的时间维度上去深挖底层原理。
一条机器指令从取指到执行完毕，在经典的五级流水线模型中要依次经历取指令、指令译码、取操作数、执行、写回结果五个阶段。在非流水线处理器中，CPU必须完整执行完第一条指令的全部五个阶段之后才能开始取下一条指令。假设每个阶段耗时相等为Δt，一条指令经过k个阶段的总执行时间为k乘以Δt，执行n条指令的总时间则是n乘以k乘以Δt。这种串行执行方式的最大问题是硬件资源利用率极低，当指令处于译码阶段时取指部件完全闲置，处于执行阶段时译码部件和取指部件同时闲置，处理器内部大量组合逻辑和寄存器在白白等待下一个任务。
流水线的核心思想正是打破这种等待，让多条指令的不同阶段在时间上重叠执行。以k级流水线为例，第1个时钟周期第一条指令进入取指阶段，第2个时钟周期第一条指令进入译码阶段同时第二条指令进入取指阶段，第3个时钟周期第一条指令进入执行阶段、第二条指令进入译码阶段、第三条指令进入取指阶段三者并行推进。从第k个时钟周期开始，每隔一个时钟周期就有一条指令完成并退出流水线。这就像一条装配线，虽然第一个产品从上线到下线需要完整的装配时间，但后续产品可以源源不断地从产线末端出来。流水线的本质是时间并行，它并不减少单条指令的执行延迟，甚至因流水线寄存器的引入而略有增加，但它大幅提高了整体吞吐率，让单位时间内完成的指令数成倍增长。
流水线的效率并非无条件的。如果各个阶段耗时不等，时钟周期就必须取最长段的耗时值，否则耗时较长的阶段来不及完成就会导致逻辑错误，由此引出流水线周期这一核心概念。此外指令之间可能存在数据依赖关系，比如后一条指令需要使用前一条指令的运算结果；可能存在控制依赖关系，比如分支指令需要改变程序执行流的方向；还可能存在资源冲突，比如两条指令同时需要访问同一个功能部件。这些情况都会打断流水线的理想流动，造成流水线停顿或冲刷。透彻理解这些前提条件是正确运用流水线公式和分析流水线性能的根基所在。
时空图是描述流水线执行过程最直观的工具。横轴为时间，纵轴列出各功能段。每条指令在每个功能段上占一个矩形块，宽度等于该段执行时间。理想时空图呈整齐阶梯状，相邻指令同一阶段错开一个时钟周期。
阅读时空图有三个要点。第一，任意周期内纵轴方向有多个功能段同时工作。第二，第一条指令从进入到退出的时间称为装入时间，等于流水线级数乘周期。第三，最后一条指令退出时刻标志整个序列执行结束。通过时空图可直接读出总执行时间和忙闲状态，进而计算吞吐率和加速比。
流水线周期是性能分析中最容易出错的概念。理论上等于各段耗时最长段的执行时间，与段数无关。但命题常额外给出流水线寄存器延迟。相邻流水段之间须插入寄存器保存中间结果，寄存器的建立保持时间和传播延迟都占额外开销。若题目给出寄存器延迟τ，实际周期应取各段最大耗时加τ。考生常见错误有两种：漏算寄存器延迟直接用段最大耗时，或把各段时间累加之和错当周期。
非等长流水段是另一个设坑点。例如四段耗时分别为2纳秒、3纳秒、4纳秒、2纳秒，周期取4纳秒而非平均值。若寄存器延迟为0.5纳秒，实际周期为4.5纳秒。时空图上耗时较短的段会出现空闲时间，称为段间气泡，是流水线效率损失的直接表现。
加速比定义为非流水线执行时间与流水线执行时间之比，命题主要有三种。
理想等长流水线中，k段每段Δt共n条指令。非流水线总时间为n乘k乘Δt，流水线总时间为k加n减一乘Δt。加速比等于n乘k除以k加n减一。n趋于无穷时加速比趋近k，即理论最大加速比等于级数。推论是级数越多理想加速比越大，但装入时间也增长，指令数量少时深流水线反而不高效。
非等长流水线中，周期取各段最大耗时，流水线总时间仍按k加n减一乘Δt，但非流水线总时间等于n乘各段耗时之和。加速比变为n乘各段耗时之和除以k加n减一乘最大耗时。各段越均匀加速比越接近k，差异越大效率越低，这直接指导了流水段划分要追求负载均衡。
带寄存器延迟时周期调整为Δt加τ，总时间为k加n减一乘Δt加τ。非流水线不变，分母增大导致加速比下降。随级数增加寄存器延迟累积效应越来越显著，加速比不升反降，这正是不能无限加深流水线的物理根源。
吞吐率定义为单位时间内完成的指令数。理想k级等长流水线中吞吐率为n除以k加n减一乘Δt。n趋于无穷时最大吞吐率为Δt分之一，即每周期完成一条指令。实际吞吐率与最大吞吐率之比反映填充阶段的效率损失。
流水线冒险是阻碍达到理想性能的根本原因，分为结构冒险、数据冒险和控制冒险三类，产生机理和解决方法各不相同。
结构冒险源于硬件资源冲突。多条指令同一周期竞争同一功能部件时发生。最典型的是单端口存储器中取指令和数据存取冲突。经典解决方案是哈佛结构，将指令和数据存储分开。现代处理器更常见的是指令Cache与数据Cache分离，本质是哈佛结构在Cache层的延续。增加功能部件数量如布置多个ALU也是消除结构冒险的有效手段。
数据冒险源于指令间数据依赖，分为三种子类型。写后读冒险最常见：指令B要读的寄存器恰是指令A要写的，而A的写入尚未完成。读后写冒险是指令B要写的寄存器恰是指令A要读的，如乱序执行中B先完成写入，A就会读到错误的新值。写后写冒险是两指令写同一寄存器且实际写入顺序与程序顺序不一致。后两种仅在乱序执行中出现，顺序流水线只需集中处理写后读冒险。
数据冒险的解决方法按硬件开销从小到大依次是定向技术、编译器调度和流水线停顿。定向技术也叫旁路技术，将ALU计算结果在正式写入寄存器文件之前通过额外数据通路直接传递给下一条指令的ALU输入端，省去等待寄存器写入再读出的一个时钟周期。定向技术可消除绝大多数写后读冒险引起的停顿，但存在一个边界条件：当上一条加载指令刚从存储器取回的数据在下一周期就要被下一条指令使用时，定向技术无法省去那一个周期的等待，流水线仍须插入一个气泡。编译器指令调度则从软件层面入手，由优化器在不改变程序语义的前提下重排指令顺序，在依赖指令间插入不相关的独立指令填充原本要停顿的周期。
控制冒险发生在程序遇到分支或跳转指令的时候。分支是否跳转以及跳转到哪个地址，这些信息通常要等到执行阶段甚至更晚才能最终确定。而在此期间流水线取指部件已按顺序地址把后续指令取入。若最终判定跳转，已取入但尚未执行完毕的顺序后指令就必须全部作废，流水线需要从分支目标地址重新取指，这个过程称为流水线冲刷。解决策略从简单到复杂包括冻结流水线、静态预测、延迟分支和动态分支预测。冻结流水线最粗暴，遇到分支就暂停取指直到结果明确，代价最高。静态预测不跳转实现代价最低，只需继续按顺序地址取指即可。延迟分支的巧妙之处在于分支指令后安排不受分支影响的指令，不论跳转与否都照常执行。
冲刷代价可精确量化。设流水线深度k级，分支从取指到确定跳转需p周期。预测错误时已
本篇完！